基于fpga的液晶电视智能护眼系统的制作方法
专利名称:基于fpga的液晶电视智能护眼系统的制作方法
【专利摘要】基于FPGA的液晶电视智能护眼系统，属于智能家居领域。解决现有液晶显示器件亮度调节的非自适应性、低扩展性、低工作效率等问题。本实用新型的组成包括FPGA控制电路分别连接时钟电路、环境光检测电路、LED亮度调节电路；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线；电源电路为其他电路提供工作电压；本实用新型具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。采用基于FPGA(可编程逻辑门阵列)的片上系统技术来实现LED背光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。
【专利说明】
基于FPG A的液晶电视智能护眼系统
技术领域
[0001 ]本实用新型涉及一种基于FPGA的液晶电视智能护眼系统。
【背景技术】
[0002] 随着消费者对环保、超薄、画质等要求的不断提高，近年来，液晶电视以其大尺寸、 高清晰度、高对比度和越来越低廉的价格，击败CRT、背投、PDP，成为目前市场的绝对主流。 而LED作为背光源已经应用于不同类型的显示器件。相对于传统的CCFL(发光冷阴极管）来 说，LED的色域更宽、色彩更丰富，动态对比度远超CCFL;其次LED背光亮度高，使用寿命长， 省电而且辐射更低；同时采用LED背光的液晶显示器件机身更薄，外形也更美观。如何更好 的发挥LED背光的优势，使其在画质、能耗、尤其是减少用户视力损伤等方面更加智能化有 着重大意义。
[0003] 通常液晶显示器件的屏幕亮度设定有手动设定方式和自动设定方式两种。通常手 动设定屏幕亮度使显示器件不能随着环境光亮度而变化，用户需要频繁根据当前环境光亮 度对屏幕亮度进行手动调节，造成不必要的能源消耗，并且缩短显示器件的寿命。若用户不 去调节屏幕亮度，又会因为环境光亮度与屏幕亮度不匹配而造成视力损伤，影响视觉体验。 现有的屏幕亮度自动设定方式依靠检测环境光亮度，由单片机或图像处理芯片来进行调 节。由于这两种芯片通信方式都为串行方式，因此响应速率的提高有瓶颈，不利于在高清画 质下对背光亮度进行调节。且这两种芯片扩展性不高，产品更新换代需要显示器件厂商对 背光驱动进行全新设计，产片开发周期长，成本增加。
【发明内容】
[0004] 本实用新型的目的是为了解决现有液晶显示器件亮度调节的非自适应性、低扩展 性、低工作效率等问题，而提出一种基于FPGA(可编程逻辑门阵列）的液晶电视智能护眼系 统。
[0005] -种基于FPGA的液晶电视智能护眼系统，该系统包括：
[0006] 电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路，其中，
[0007] FPGA控制电路包括FPGA芯片和SRAM存储芯片；
[0008] FPGA芯片内部集成12 C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和 P丽电路，SRAM控制电路连接SRAM存储芯片；其中1 2C解码电路、CLK时钟电路、SRAM控制电 路、光亮比对电路和PWM电路连接至FPGA内部总线。
[0009] 本实用新型的有益效果为：
[0010] 本实用新型提出的智能护眼系统的硬件部分按照功能可分为电源电路、时钟电 路、环境光检测电路、FPGA控制电路、LED亮度调节电路;光亮比对电路集成在FPGA控制电路 中。环境光检测电路用来检测环境光亮度，通过I 2C总线与FPGA芯片实现通信，将环境光数 据传输给FPGA控制电路;FPGA控制电路中的光亮比对电路将接收到的环境光数据进行阈值 对比，按照对比的结果判定是否需要发送HVM信号;LED亮度调节电路根据接收FPGA控制电 路发送的PWM信号，调节LED背光亮度。
[0011] 本实用新型提出的基于FPGA的智能护眼系统，与手动调节屏幕亮度的方式相比， 具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。与 现有自动设定方式相比，采用基于FPGA(可编程逻辑门阵列）的片上系统技术来实现LED背 光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。
【附图说明】
[0012] 图1为本实用新型涉及的基于FPGA的液晶电视智能护眼系统组成结构图；
[0013] 图2为本实用新型涉及的SRAM存储芯片与FPGA芯片间连接关系的电路图；
[0014] 图3为本实用新型涉及的电源电路的电路图；
[0015] 图4为本实用新型涉及的时钟电路与FPGA芯片连接关系的电路图；
[0016] 图5为本实用新型涉及的环境光检测电路与FPGA芯片连接关系的电路图；
[0017] 图6为本实用新型涉及的LED亮度调节电路与FPGA芯片间连接关系的电路图；
【具体实施方式】
【具体实施方式】 [0018] 一：本实施方式的基于FPGA的液晶电视智能护眼系统，结合图1所 示，本智能护眼系统包括：
[0019] FPGA控制电路，处理接收到的环境光数据，将环境光数据与设定的阈值进行比对， 判定是否调整LED背光亮度；
[0020] 电源电路，用于给系统中的器件分别提供5.0V，3.3V和1.2V工作电压；
[0021] 时钟电路，用于为系统中的器件提供工作时钟；
[0022]环境光检测电路，用于检测环境光亮度，并将环境光数据通过I2C总线传输给FPGA 芯片；
[0023] LED亮度调节电路，根据FPGA芯片数据处理的结果，调整LED背光阵列的亮度；
[0024] FPGA控制电路包括FPGA芯片和SRAM芯片；
[0025] SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；
[0026] FPGA芯片，用于接收环境光数据，数据处理，判定是否调整LED背光亮度；
[0027] FPGA芯片分别连接时钟电路、环境光检测电路、LED亮度调节电路;其中，FPGA芯片 内部集成12C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路;SRAM控制电 路连接SRAM存储芯片;其中I 2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM 电路连接至FPGA内部总线。
【具体实施方式】 [0028] 二：与一不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述FPGA控制电路包括:FPGA芯片和SRAM存储芯片;且FPGA芯片内部集成 光亮对比电路和SRAM控制电路，SRAM存储芯片通过SRAM控制电路连接FPGA芯片；
[0029] SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；
[0030] FPGA芯片，用于光亮数据比对，判定是否调整LED背光亮度；
[0031] 其中，如图2所示，
[0032] FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚；
[0033] FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚；
[0034] FPGA芯片的ASD0引脚连接SRAM芯片的DQ0引脚；
[0035] FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚；
[0036] FPGA芯片的VCCI0引脚接入3.3V电源输入端;VCCINT引脚接入1.2V电源输入端； [0037] SRAM芯片的VSS引脚接地;HOLD#引脚和W#引脚并联接入3.3V电源输入端;VCC引脚 同时连接3.3V电源输入端和电容C36，电容C36另一端接地。
[0038]【具体实施方式】三:与【具体实施方式】一或二不同的是，本实施方式的基于FPGA的液 晶电视智能护眼系统，所述电源电路包括:两个型号为MP2144的电压转换芯片VR1和VR2,分 别用于生成1.2V工作电压和3.3V工作电压；
[0039] 其中，如图3所示，外接5V_INHJT电源正极通过电流继电器F1接入5.0V电源输入 端，负极接地;稳压管D1反向极接入5.0V电源输入端，正向极接地；
[0040] 5.0V电源输入端和3.3 V电源输入端之间依次串联电源转换芯片VR1和电感L1，电 感L1两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联， 正极性端接VR1的VIN引脚，负极性端接地；电阻R1-端接VR1的VIN引脚，另一端接入VR1的 PG引脚；电阻R2-端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3-端接VR1的FB引脚， 另一端接地；电阻R4-端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4 并联，C3正极性端接3.3V电源输入端，负极性端接地;VR1的两个GND引脚接地，OUT引脚接 3.3V电源输入端；
[0041 ] 5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电 感L2两端分别与VR2的SW引脚和1.2V电源输入端连接;电解电容C5与电解电容C6同向并联， 正极性端接VR2的VIN引脚，负极性端接地；电阻R5-端接VR2的VIN引脚，另一端接入VR2的 PG引脚；电阻R6-端接VR2的VIN引脚，另一端接VR2的EN引脚；电阻R8-端接VR1的FB引脚， 另一端接地；电阻R7-端接VR1的FB引脚，另一端接1.2V电源输入端；电解电容C7与电容C8 并联，C7正极性端接1.2V电源输入端，负极性端接地;VR2的两个GND引脚接地，OUT引脚接 1.2V电源输入端。
[0042]【具体实施方式】四：与【具体实施方式】一或三不同的是，本实施方式的基于FPGA的液 晶电视智能护眼系统，所述时钟电路包括：晶体振荡器Y1，提供时钟芯片所需要的振荡频 率；型号为DS1302的时钟芯片CLOCK，用于向FPGA芯片提供时钟；共用FPGA控制电路中的 FPGA芯片，用于接收时钟电路提供的时钟，并向其他电路提供工作时钟;FPGA芯片内部集成 CLK时钟电路，时钟电路通过CLK时钟电路连接FPGA芯片；
[0043] 其中，如图4所示，时钟芯片CLOCK与FPGA芯片连接处电路关系为:FPGA芯片的SCLK 引脚与时钟芯片的SCLK引脚连接，FPGA芯片的nRST引脚与时钟芯片的_引脚连接，FPGA 芯片的DATA引脚与时钟芯片的1/0引脚连接；
[0044] FPGA芯片的SCLK引脚通过上拉电阻R22连接3.3V电源输入端；
[0045] FPGA芯片的nRST引脚通过上拉电阻R23连接3.3V电源输入端；
[0046] FPGA芯片的DATA引脚通过上拉电阻R24连接3.3V电源输入端；
[0047] 晶体振荡器Y1两端分别连接时钟芯片CLOCK的XI和X2引脚；
[0048] 时钟芯片的VCC1引脚置空;VCC2引脚同时连接3.3V电源输入端和电容C35,电容 C35另一端接地。
[0049]
【具体实施方式】五:与【具体实施方式】四不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述环境光检测电路包括:两个型号为MAX44009的光亮检测芯片SEN1和 SEN2，用于检测环境光亮度，并将亮度数据通过I2C总线传输给FPGA芯片；共用FPGA控制电 路的FPGA芯片，用于接收光亮检测芯片传来的光亮数据;FPGA芯片内部集成I 2C解码电路， 12C解码电路同时连接光亮检测芯片SEN 1和SEN2;
[0050] 其中，如图5所示，FPGA芯片与SEN1芯片连接处电路关系为:FPGA芯片的SDA引脚与 SEN1芯片的SDA引脚连接，FPGA芯片的胃引脚与SEN1芯片的M引脚连接，FPGA芯片的SCL 弓丨脚与SEN1芯片的SCL引脚连接；
[0051 ] FPGA芯片与SEN2芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN2芯片的SDA引 脚连接，FPGA芯片的引脚与SEN2芯片的歷f引脚连接，FPGA芯片的SCL引脚与SEN2芯 片的SCL引脚连接；
[0052] FPGA芯片的SDA引脚通过上拉电阻R9与3.3V电源输入端连接，pTf引脚通过上拉 电阻Rl 1与3.3V电源输入端连接，SCL引脚通过上拉电阻R10与3.3V电源输入端连接；
[0053] 5.0V电源输入端同时连接SEN1的VCC引脚，SEN2的VCC引脚和电容C9，电容C9另一 端接地；
[0054] SEN1芯片的GND引脚与A0引脚接地；
[0055] SEN2芯片的GND引脚与A0引脚接地。
【具体实施方式】 [0056] 六:与四不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述LED亮度调节电路包括：型号为MAX16814的LED驱动芯片LEDDR，用于 控制LED亮度;4路串联LED背光阵列，用于背光元件发光;共用FPGA控制电路的FPGA芯片，用 于发出LED亮度调节指令;FPGA芯片内部集成PWM电路，PWM电路连接LED驱动芯片LEDDR， LEDDR芯片连接4路串联LED阵列；
[0057] 其中，如图6所示，FPGA芯片与LEDDR芯片连接处电路关系为:FPGA芯片的f獲引脚 与LEDDR芯片的國引脚连接，FPGA芯片的D頂引脚与LEDDR芯片的D頂引脚连接，FPGA芯片的 EN引脚与LEDDR芯片的EN引脚连接；
[0058] 外接40V_INPUT电源正极通过电流继电器F2接入LEDDR芯片的IN引脚，负极接地；
[0059] LEDDR芯片的VCC引脚同时接入5.0V电源输入端和电容C16，电容C16另一端接地；
[0060] LEDDR芯片的RT引脚通过电阻R16接地；
[0061 ] LEDDR芯片的I SET引脚通过电阻R17接地；
[0062] LEDDR芯片的C0MP引脚通过串联的电阻R21和电容C17接地；
[0063] LEDDR芯片的RSDT引脚同时连接电阻R20和电阻R19,电阻R20另一端接地，电阻R19 另一端连接5.0V电压输入端；
[0064] LEDDR芯片的DRV引脚同时连接电阻R18和电容C18,电容C18另一端接地，电阻R18 另一端连接5.0V电压输入端；
[0065] LEDDR芯片的OUT 1引脚连接第1路串联LED阵列的反向极；
[0066] LEDDR芯片的0UT2引脚连接第2路串联LED阵列的反向极；
[0067] LEDDR芯片的0UT3引脚连接第3路串联LED阵列的反向极；
[0068] LEDDR芯片的0UT4引脚连接第4路串联LED阵列的反向极；
[0069] LEDDR芯片的IN引脚同时连接电容C11、电容C13和电感L3,电容C11另一端和电容 C13另一端接地，电感L3另一端同时连接电容C12和电感L4,电容C12另一端接地，电感L4另 一端同时接入LEDDR芯片的NDRV引脚、二极管D2的正向极以及场效应管Q1的门极和漏极，二 极管D2反向极连接并联的4路串联LED阵列的正向极；
[0070] LEDDR芯片的CS引脚连接电阻R12,电阻R12另一端同时连接场效应管Q1的源极和 电阻R15，电阻R15另一端接地；
[0071] LEDDR芯片的0VP引脚同时连接电阻R13、电容R14和电容C15,电阻R14和电容C15并 联后另一端接地，电阻R13另一端同时连接二极管D2反向极和电容C14,电容C14另一端接 地。
【主权项】
1. 一种基于FPGA的液晶电视智能护眼系统，其特征在于:基于FPGA的液晶电视智能护 眼系统包括： 电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路;其中， FPGA控制电路包括FPGA芯片和SRAM存储芯片； FPGA芯片内部集成12C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电 路，SRAM控制电路连接SRAM存储芯片;其中12C解码电路、CLK时钟电路、SRAM控制电路、光亮 比对电路和PWM电路连接至FPGA内部总线， 其中:FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚； FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚； FPGA芯片的ASD0引脚连接SRAM芯片的DQ0引脚； FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚； FPGA芯片的VCCI0引脚接入3.3V电源输入端;VCCINT引脚接入1.2V电源输入端； SRAM芯片的VSS引脚接地;HOLD#引脚和W#引脚并联接入3.3 V电源输入端;VCC引脚同时 连接3.3V电源输入端和电容C36，电容C36另一端接地。2. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述电源电路 包括： 两个型号为MP2144的电压转换芯片VR1和VR2，其中： 外接5V_INPUT电源正极通过电流继电器F1接入5.0V电源输入端，负极接地;稳压管D1 反向极接入5.0V电源输入端，正向极接地； 5.0V电源输入端和3.3V电源输入端之间依次串联电源转换芯片VR1和电感L1，电感L1 两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联，正极 性端接VR1的VIN引脚，负极性端接地；电阻R1-端接VR1的VIN引脚，另一端接入VR1的PG引 脚；电阻R2-端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3-端接VR1的FB引脚，另一 端接地；电阻R4-端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4并联， C3正极性端接3.3V电源输入端，负极性端接地;VR1的两个GND引脚接地，OUT引脚接3.3V电 源输入端； 5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电感L2 两端分别与VR2的SW引脚和1.2V电源输入端连接；电解电容C5与电解电容C6同向并联，正极 性端接VR2的VIN引脚，负极性端接地；电阻R5-端接VR2的VIN引脚，另一端接入VR2的PG引 脚；电阻R6-端接VR2的VIN引脚，另一端接VR2的EN引脚；电阻R8-端接VR1的FB引脚，另一 端接地;电阻R7-端接VR1的FB引脚，另一端接1.2V电源输入端；电解电容C7与电容C8并联， C7正极性端接1.2V电源输入端，负极性端接地;VR2的两个GND引脚接地，OUT引脚接1.2V电 源输入端。3. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述时钟电路 包括： 型号为DS1302的时钟芯片CLOCK、晶体振荡器Y1以及共用FPGA控制电路的FPGA芯片， FPGA芯片内部集成CLK时钟电路，CLK时钟电路连接时钟芯片CLOCK; 其中，时钟芯片CLOCK与FPGA芯片连接处电路关系为:FPGA芯片的SCLK引脚与时钟芯片 的SCLK引脚连接，FPGA芯片的nRST引脚与时钟芯片的弓丨脚连接，FPGA芯片的DATA引脚 与时钟芯片的I/O引脚连接； FPGA芯片的SCLK引脚通过上拉电阻R22连接3.3V电源输入端； FPGA芯片的nRST引脚通过上拉电阻R23连接3.3V电源输入端； FPGA芯片的DATA引脚通过上拉电阻R24连接3.3V电源输入端； 晶体振荡器Y1两端分别连接时钟芯片CLOCK的XI和X2引脚； 时钟芯片的VCC1引脚置空;VCC2引脚同时连接3.3V电源输入端和电容C35,电容C35另 一端接地。4. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述环境光检 测电路包括： 两个型号为MAX44009的光亮检测芯片SEN1和SEN2、共用FPGA控制电路的FPGA芯片， FPGA芯片内部集成I2C解码电路，I2C解码电路同时连接光亮检测芯片SEN1和SEN2; FPGA芯片与SEN1芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN1芯片的SDA引脚连 接，FPGA芯片的^=引脚与SEN1芯片的IYT引脚连接，FPGA芯片的SCL引脚与SEN1芯片的 SCL引脚连接； FPGA芯片与SEN2芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN2芯片的SDA引脚连 接，FPGA芯片的丽引脚与SEN2芯片的爾引脚连接，FPGA芯片的SCL引脚与SEN2芯片的 SCL引脚连接； FPGA芯片的SDA引脚通过上拉电阻R9与3.3V电源输入端连接，石疗引脚通过上拉电阻 Rl 1与3.3V电源输入端连接，SCL引脚通过上拉电阻R10与3.3V电源输入端连接； 5.0V电源输入端同时连接SEN1的VCC引脚，SEN2的VCC引脚和电容C9，电容C9另一端接 地； SEN1芯片的GND引脚与A0引脚接地； SEN2芯片的GND引脚与A0引脚接地。5. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述LED亮度 调节电路包括： 型号为MAX16814的LED驱动芯片LEDDR，4路串联LED背光阵列以及共用FPGA控制电路的 FPGA芯片，FPGA芯片内部集成PWM电路，PWM电路连接LED驱动芯片LEDDR，LEDDR芯片连接4路 串联LED阵列； FPGA芯片与LEDDR芯片连接处电路关系为:FPGA芯片的霞歷引脚与LEDDR芯片的If引 脚连接，FPGA芯片的D頂引脚与LEDDR芯片的D頂引脚连接，FPGA芯片的EN引脚与LEDDR芯片 的EN引脚连接； 外接40V_INPUT电源正极通过电流继电器F2接入LEDDR芯片的IN引脚，负极接地； LEDDR芯片的VCC引脚同时接入5.0V电源输入端和电容C16,电容C16另一端接地； LEDDR芯片的RT引脚通过电阻R16接地； LEDDR芯片的I SET引脚通过电阻R17接地； LEDDR芯片的COMP引脚通过串联的电阻R21和电容C17接地； LEDDR芯片的RSDT引脚同时连接电阻R20和电阻R19,电阻R20另一端接地，电阻R19另一 端连接5.0V电压输入端； LEDDR芯片的DRV引脚同时连接电阻R18和电容C18,电容C18另一端接地，电阻R18另一 端连接5.0V电压输入端； LEDDR芯片的OUT 1引脚连接第1路串联LED阵列的反向极； LEDDR芯片的0UT2引脚连接第2路串联LED阵列的反向极； LEDDR芯片的0UT3引脚连接第3路串联LED阵列的反向极； LEDDR芯片的0UT4引脚连接第4路串联LED阵列的反向极； LEDDR芯片的IN引脚同时连接电容C11、电容C13和电感L3,电容C11另一端和电容C13另 一端接地，电感L3另一端同时连接电容C12和电感L4,电容C12另一端接地，电感L4另一端同 时接入LEDDR芯片的NDRV引脚、二极管D2的正向极以及场效应管Q1的门极和漏极，二极管D2 反向极连接并联的4路串联LED阵列的正向极； LEDDR芯片的CS引脚连接电阻R12，电阻R12另一端同时连接场效应管Q1的源极和电阻 R15,电阻R15另一端接地； LEDDR芯片的0VP引脚同时连接电阻R13、电容R14和电容C15,电阻R14和电容C15并联后 另一端接地，电阻R13另一端同时连接二极管D2反向极和电容C14,电容C14另一端接地。
【文档编号】H04N21/485GK205722746SQ201620310684
【公开日】2016年11月23日
【申请日】2016年4月14日
【发明人】王鹏, 邵明磊, 梁超, 景永豪, 王慧, 李琳琳
【申请人】哈尔滨理工大学
【专利摘要】基于FPGA的液晶电视智能护眼系统，属于智能家居领域。解决现有液晶显示器件亮度调节的非自适应性、低扩展性、低工作效率等问题。本实用新型的组成包括FPGA控制电路分别连接时钟电路、环境光检测电路、LED亮度调节电路；FPGA芯片内部集成I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路，SRAM控制电路连接SRAM存储芯片；其中I2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路连接至FPGA内部总线；电源电路为其他电路提供工作电压；本实用新型具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。采用基于FPGA(可编程逻辑门阵列)的片上系统技术来实现LED背光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。
【专利说明】
基于FPG A的液晶电视智能护眼系统
技术领域
[0001 ]本实用新型涉及一种基于FPGA的液晶电视智能护眼系统。
【背景技术】
[0002] 随着消费者对环保、超薄、画质等要求的不断提高，近年来，液晶电视以其大尺寸、 高清晰度、高对比度和越来越低廉的价格，击败CRT、背投、PDP，成为目前市场的绝对主流。 而LED作为背光源已经应用于不同类型的显示器件。相对于传统的CCFL(发光冷阴极管）来 说，LED的色域更宽、色彩更丰富，动态对比度远超CCFL;其次LED背光亮度高，使用寿命长， 省电而且辐射更低；同时采用LED背光的液晶显示器件机身更薄，外形也更美观。如何更好 的发挥LED背光的优势，使其在画质、能耗、尤其是减少用户视力损伤等方面更加智能化有 着重大意义。
[0003] 通常液晶显示器件的屏幕亮度设定有手动设定方式和自动设定方式两种。通常手 动设定屏幕亮度使显示器件不能随着环境光亮度而变化，用户需要频繁根据当前环境光亮 度对屏幕亮度进行手动调节，造成不必要的能源消耗，并且缩短显示器件的寿命。若用户不 去调节屏幕亮度，又会因为环境光亮度与屏幕亮度不匹配而造成视力损伤，影响视觉体验。 现有的屏幕亮度自动设定方式依靠检测环境光亮度，由单片机或图像处理芯片来进行调 节。由于这两种芯片通信方式都为串行方式，因此响应速率的提高有瓶颈，不利于在高清画 质下对背光亮度进行调节。且这两种芯片扩展性不高，产品更新换代需要显示器件厂商对 背光驱动进行全新设计，产片开发周期长，成本增加。
【发明内容】
[0004] 本实用新型的目的是为了解决现有液晶显示器件亮度调节的非自适应性、低扩展 性、低工作效率等问题，而提出一种基于FPGA(可编程逻辑门阵列）的液晶电视智能护眼系 统。
[0005] -种基于FPGA的液晶电视智能护眼系统，该系统包括：
[0006] 电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路，其中，
[0007] FPGA控制电路包括FPGA芯片和SRAM存储芯片；
[0008] FPGA芯片内部集成12 C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和 P丽电路，SRAM控制电路连接SRAM存储芯片；其中1 2C解码电路、CLK时钟电路、SRAM控制电 路、光亮比对电路和PWM电路连接至FPGA内部总线。
[0009] 本实用新型的有益效果为：
[0010] 本实用新型提出的智能护眼系统的硬件部分按照功能可分为电源电路、时钟电 路、环境光检测电路、FPGA控制电路、LED亮度调节电路;光亮比对电路集成在FPGA控制电路 中。环境光检测电路用来检测环境光亮度，通过I 2C总线与FPGA芯片实现通信，将环境光数 据传输给FPGA控制电路;FPGA控制电路中的光亮比对电路将接收到的环境光数据进行阈值 对比，按照对比的结果判定是否需要发送HVM信号;LED亮度调节电路根据接收FPGA控制电 路发送的PWM信号，调节LED背光亮度。
[0011] 本实用新型提出的基于FPGA的智能护眼系统，与手动调节屏幕亮度的方式相比， 具有自适应调节的优点，可以最大限度的减少屏幕光对用户的视力损伤，减少能源消耗。与 现有自动设定方式相比，采用基于FPGA(可编程逻辑门阵列）的片上系统技术来实现LED背 光亮度调节，提高系统响应速率，增强产品扩展性，降低产品开发成本。
【附图说明】
[0012] 图1为本实用新型涉及的基于FPGA的液晶电视智能护眼系统组成结构图；
[0013] 图2为本实用新型涉及的SRAM存储芯片与FPGA芯片间连接关系的电路图；
[0014] 图3为本实用新型涉及的电源电路的电路图；
[0015] 图4为本实用新型涉及的时钟电路与FPGA芯片连接关系的电路图；
[0016] 图5为本实用新型涉及的环境光检测电路与FPGA芯片连接关系的电路图；
[0017] 图6为本实用新型涉及的LED亮度调节电路与FPGA芯片间连接关系的电路图；
【具体实施方式】
【具体实施方式】 [0018] 一：本实施方式的基于FPGA的液晶电视智能护眼系统，结合图1所 示，本智能护眼系统包括：
[0019] FPGA控制电路，处理接收到的环境光数据，将环境光数据与设定的阈值进行比对， 判定是否调整LED背光亮度；
[0020] 电源电路，用于给系统中的器件分别提供5.0V，3.3V和1.2V工作电压；
[0021] 时钟电路，用于为系统中的器件提供工作时钟；
[0022]环境光检测电路，用于检测环境光亮度，并将环境光数据通过I2C总线传输给FPGA 芯片；
[0023] LED亮度调节电路，根据FPGA芯片数据处理的结果，调整LED背光阵列的亮度；
[0024] FPGA控制电路包括FPGA芯片和SRAM芯片；
[0025] SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；
[0026] FPGA芯片，用于接收环境光数据，数据处理，判定是否调整LED背光亮度；
[0027] FPGA芯片分别连接时钟电路、环境光检测电路、LED亮度调节电路;其中，FPGA芯片 内部集成12C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电路;SRAM控制电 路连接SRAM存储芯片;其中I 2C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM 电路连接至FPGA内部总线。
【具体实施方式】 [0028] 二：与一不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述FPGA控制电路包括:FPGA芯片和SRAM存储芯片;且FPGA芯片内部集成 光亮对比电路和SRAM控制电路，SRAM存储芯片通过SRAM控制电路连接FPGA芯片；
[0029] SRAM存储芯片，用于存储FPGA芯片所需要的算法与程序文件；
[0030] FPGA芯片，用于光亮数据比对，判定是否调整LED背光亮度；
[0031] 其中，如图2所示，
[0032] FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚；
[0033] FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚；
[0034] FPGA芯片的ASD0引脚连接SRAM芯片的DQ0引脚；
[0035] FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚；
[0036] FPGA芯片的VCCI0引脚接入3.3V电源输入端;VCCINT引脚接入1.2V电源输入端； [0037] SRAM芯片的VSS引脚接地;HOLD#引脚和W#引脚并联接入3.3V电源输入端;VCC引脚 同时连接3.3V电源输入端和电容C36，电容C36另一端接地。
[0038]【具体实施方式】三:与【具体实施方式】一或二不同的是，本实施方式的基于FPGA的液 晶电视智能护眼系统，所述电源电路包括:两个型号为MP2144的电压转换芯片VR1和VR2,分 别用于生成1.2V工作电压和3.3V工作电压；
[0039] 其中，如图3所示，外接5V_INHJT电源正极通过电流继电器F1接入5.0V电源输入 端，负极接地;稳压管D1反向极接入5.0V电源输入端，正向极接地；
[0040] 5.0V电源输入端和3.3 V电源输入端之间依次串联电源转换芯片VR1和电感L1，电 感L1两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联， 正极性端接VR1的VIN引脚，负极性端接地；电阻R1-端接VR1的VIN引脚，另一端接入VR1的 PG引脚；电阻R2-端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3-端接VR1的FB引脚， 另一端接地；电阻R4-端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4 并联，C3正极性端接3.3V电源输入端，负极性端接地;VR1的两个GND引脚接地，OUT引脚接 3.3V电源输入端；
[0041 ] 5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电 感L2两端分别与VR2的SW引脚和1.2V电源输入端连接;电解电容C5与电解电容C6同向并联， 正极性端接VR2的VIN引脚，负极性端接地；电阻R5-端接VR2的VIN引脚，另一端接入VR2的 PG引脚；电阻R6-端接VR2的VIN引脚，另一端接VR2的EN引脚；电阻R8-端接VR1的FB引脚， 另一端接地；电阻R7-端接VR1的FB引脚，另一端接1.2V电源输入端；电解电容C7与电容C8 并联，C7正极性端接1.2V电源输入端，负极性端接地;VR2的两个GND引脚接地，OUT引脚接 1.2V电源输入端。
[0042]【具体实施方式】四：与【具体实施方式】一或三不同的是，本实施方式的基于FPGA的液 晶电视智能护眼系统，所述时钟电路包括：晶体振荡器Y1，提供时钟芯片所需要的振荡频 率；型号为DS1302的时钟芯片CLOCK，用于向FPGA芯片提供时钟；共用FPGA控制电路中的 FPGA芯片，用于接收时钟电路提供的时钟，并向其他电路提供工作时钟;FPGA芯片内部集成 CLK时钟电路，时钟电路通过CLK时钟电路连接FPGA芯片；
[0043] 其中，如图4所示，时钟芯片CLOCK与FPGA芯片连接处电路关系为:FPGA芯片的SCLK 引脚与时钟芯片的SCLK引脚连接，FPGA芯片的nRST引脚与时钟芯片的_引脚连接，FPGA 芯片的DATA引脚与时钟芯片的1/0引脚连接；
[0044] FPGA芯片的SCLK引脚通过上拉电阻R22连接3.3V电源输入端；
[0045] FPGA芯片的nRST引脚通过上拉电阻R23连接3.3V电源输入端；
[0046] FPGA芯片的DATA引脚通过上拉电阻R24连接3.3V电源输入端；
[0047] 晶体振荡器Y1两端分别连接时钟芯片CLOCK的XI和X2引脚；
[0048] 时钟芯片的VCC1引脚置空;VCC2引脚同时连接3.3V电源输入端和电容C35,电容 C35另一端接地。
[0049]
【具体实施方式】五:与【具体实施方式】四不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述环境光检测电路包括:两个型号为MAX44009的光亮检测芯片SEN1和 SEN2，用于检测环境光亮度，并将亮度数据通过I2C总线传输给FPGA芯片；共用FPGA控制电 路的FPGA芯片，用于接收光亮检测芯片传来的光亮数据;FPGA芯片内部集成I 2C解码电路， 12C解码电路同时连接光亮检测芯片SEN 1和SEN2;
[0050] 其中，如图5所示，FPGA芯片与SEN1芯片连接处电路关系为:FPGA芯片的SDA引脚与 SEN1芯片的SDA引脚连接，FPGA芯片的胃引脚与SEN1芯片的M引脚连接，FPGA芯片的SCL 弓丨脚与SEN1芯片的SCL引脚连接；
[0051 ] FPGA芯片与SEN2芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN2芯片的SDA引 脚连接，FPGA芯片的引脚与SEN2芯片的歷f引脚连接，FPGA芯片的SCL引脚与SEN2芯 片的SCL引脚连接；
[0052] FPGA芯片的SDA引脚通过上拉电阻R9与3.3V电源输入端连接，pTf引脚通过上拉 电阻Rl 1与3.3V电源输入端连接，SCL引脚通过上拉电阻R10与3.3V电源输入端连接；
[0053] 5.0V电源输入端同时连接SEN1的VCC引脚，SEN2的VCC引脚和电容C9，电容C9另一 端接地；
[0054] SEN1芯片的GND引脚与A0引脚接地；
[0055] SEN2芯片的GND引脚与A0引脚接地。
【具体实施方式】 [0056] 六:与四不同的是，本实施方式的基于FPGA的液晶电 视智能护眼系统，所述LED亮度调节电路包括：型号为MAX16814的LED驱动芯片LEDDR，用于 控制LED亮度;4路串联LED背光阵列，用于背光元件发光;共用FPGA控制电路的FPGA芯片，用 于发出LED亮度调节指令;FPGA芯片内部集成PWM电路，PWM电路连接LED驱动芯片LEDDR， LEDDR芯片连接4路串联LED阵列；
[0057] 其中，如图6所示，FPGA芯片与LEDDR芯片连接处电路关系为:FPGA芯片的f獲引脚 与LEDDR芯片的國引脚连接，FPGA芯片的D頂引脚与LEDDR芯片的D頂引脚连接，FPGA芯片的 EN引脚与LEDDR芯片的EN引脚连接；
[0058] 外接40V_INPUT电源正极通过电流继电器F2接入LEDDR芯片的IN引脚，负极接地；
[0059] LEDDR芯片的VCC引脚同时接入5.0V电源输入端和电容C16，电容C16另一端接地；
[0060] LEDDR芯片的RT引脚通过电阻R16接地；
[0061 ] LEDDR芯片的I SET引脚通过电阻R17接地；
[0062] LEDDR芯片的C0MP引脚通过串联的电阻R21和电容C17接地；
[0063] LEDDR芯片的RSDT引脚同时连接电阻R20和电阻R19,电阻R20另一端接地，电阻R19 另一端连接5.0V电压输入端；
[0064] LEDDR芯片的DRV引脚同时连接电阻R18和电容C18,电容C18另一端接地，电阻R18 另一端连接5.0V电压输入端；
[0065] LEDDR芯片的OUT 1引脚连接第1路串联LED阵列的反向极；
[0066] LEDDR芯片的0UT2引脚连接第2路串联LED阵列的反向极；
[0067] LEDDR芯片的0UT3引脚连接第3路串联LED阵列的反向极；
[0068] LEDDR芯片的0UT4引脚连接第4路串联LED阵列的反向极；
[0069] LEDDR芯片的IN引脚同时连接电容C11、电容C13和电感L3,电容C11另一端和电容 C13另一端接地，电感L3另一端同时连接电容C12和电感L4,电容C12另一端接地，电感L4另 一端同时接入LEDDR芯片的NDRV引脚、二极管D2的正向极以及场效应管Q1的门极和漏极，二 极管D2反向极连接并联的4路串联LED阵列的正向极；
[0070] LEDDR芯片的CS引脚连接电阻R12,电阻R12另一端同时连接场效应管Q1的源极和 电阻R15，电阻R15另一端接地；
[0071] LEDDR芯片的0VP引脚同时连接电阻R13、电容R14和电容C15,电阻R14和电容C15并 联后另一端接地，电阻R13另一端同时连接二极管D2反向极和电容C14,电容C14另一端接 地。
【主权项】
1. 一种基于FPGA的液晶电视智能护眼系统，其特征在于:基于FPGA的液晶电视智能护 眼系统包括： 电源电路、时钟电路、环境光检测电路、FPGA控制电路、LED亮度调节电路;其中， FPGA控制电路包括FPGA芯片和SRAM存储芯片； FPGA芯片内部集成12C解码电路、CLK时钟电路、SRAM控制电路、光亮比对电路和PWM电 路，SRAM控制电路连接SRAM存储芯片;其中12C解码电路、CLK时钟电路、SRAM控制电路、光亮 比对电路和PWM电路连接至FPGA内部总线， 其中:FPGA芯片的nSCO引脚连接SRAM芯片的S#号引脚； FPGA芯片的DCLK引脚通过电阻R25连接SRAM芯片的C引脚； FPGA芯片的ASD0引脚连接SRAM芯片的DQ0引脚； FPGA芯片的DATA0引脚通过电阻R26连接SRAM芯片的DQ1引脚； FPGA芯片的VCCI0引脚接入3.3V电源输入端;VCCINT引脚接入1.2V电源输入端； SRAM芯片的VSS引脚接地;HOLD#引脚和W#引脚并联接入3.3 V电源输入端;VCC引脚同时 连接3.3V电源输入端和电容C36，电容C36另一端接地。2. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述电源电路 包括： 两个型号为MP2144的电压转换芯片VR1和VR2，其中： 外接5V_INPUT电源正极通过电流继电器F1接入5.0V电源输入端，负极接地;稳压管D1 反向极接入5.0V电源输入端，正向极接地； 5.0V电源输入端和3.3V电源输入端之间依次串联电源转换芯片VR1和电感L1，电感L1 两端分别与VR1的SW引脚和3.3V电源输入端连接；电解电容C1与电解电容C2同向并联，正极 性端接VR1的VIN引脚，负极性端接地；电阻R1-端接VR1的VIN引脚，另一端接入VR1的PG引 脚；电阻R2-端接VR1的VIN引脚，另一端接VR1的EN引脚；电阻R3-端接VR1的FB引脚，另一 端接地；电阻R4-端接VR1的FB引脚，另一端接3.3V电源输入端；电解电容C3与电容C4并联， C3正极性端接3.3V电源输入端，负极性端接地;VR1的两个GND引脚接地，OUT引脚接3.3V电 源输入端； 5.0V电源输入端和1.2V电源输入端之间依次串联电源转换芯片VR2和电感L2，电感L2 两端分别与VR2的SW引脚和1.2V电源输入端连接；电解电容C5与电解电容C6同向并联，正极 性端接VR2的VIN引脚，负极性端接地；电阻R5-端接VR2的VIN引脚，另一端接入VR2的PG引 脚；电阻R6-端接VR2的VIN引脚，另一端接VR2的EN引脚；电阻R8-端接VR1的FB引脚，另一 端接地;电阻R7-端接VR1的FB引脚，另一端接1.2V电源输入端；电解电容C7与电容C8并联， C7正极性端接1.2V电源输入端，负极性端接地;VR2的两个GND引脚接地，OUT引脚接1.2V电 源输入端。3. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述时钟电路 包括： 型号为DS1302的时钟芯片CLOCK、晶体振荡器Y1以及共用FPGA控制电路的FPGA芯片， FPGA芯片内部集成CLK时钟电路，CLK时钟电路连接时钟芯片CLOCK; 其中，时钟芯片CLOCK与FPGA芯片连接处电路关系为:FPGA芯片的SCLK引脚与时钟芯片 的SCLK引脚连接，FPGA芯片的nRST引脚与时钟芯片的弓丨脚连接，FPGA芯片的DATA引脚 与时钟芯片的I/O引脚连接； FPGA芯片的SCLK引脚通过上拉电阻R22连接3.3V电源输入端； FPGA芯片的nRST引脚通过上拉电阻R23连接3.3V电源输入端； FPGA芯片的DATA引脚通过上拉电阻R24连接3.3V电源输入端； 晶体振荡器Y1两端分别连接时钟芯片CLOCK的XI和X2引脚； 时钟芯片的VCC1引脚置空;VCC2引脚同时连接3.3V电源输入端和电容C35,电容C35另 一端接地。4. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述环境光检 测电路包括： 两个型号为MAX44009的光亮检测芯片SEN1和SEN2、共用FPGA控制电路的FPGA芯片， FPGA芯片内部集成I2C解码电路，I2C解码电路同时连接光亮检测芯片SEN1和SEN2; FPGA芯片与SEN1芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN1芯片的SDA引脚连 接，FPGA芯片的^=引脚与SEN1芯片的IYT引脚连接，FPGA芯片的SCL引脚与SEN1芯片的 SCL引脚连接； FPGA芯片与SEN2芯片连接处电路关系为:FPGA芯片的SDA引脚与SEN2芯片的SDA引脚连 接，FPGA芯片的丽引脚与SEN2芯片的爾引脚连接，FPGA芯片的SCL引脚与SEN2芯片的 SCL引脚连接； FPGA芯片的SDA引脚通过上拉电阻R9与3.3V电源输入端连接，石疗引脚通过上拉电阻 Rl 1与3.3V电源输入端连接，SCL引脚通过上拉电阻R10与3.3V电源输入端连接； 5.0V电源输入端同时连接SEN1的VCC引脚，SEN2的VCC引脚和电容C9，电容C9另一端接 地； SEN1芯片的GND引脚与A0引脚接地； SEN2芯片的GND引脚与A0引脚接地。5. 根据权利要求1所述基于FPGA的液晶电视智能护眼系统，其特征在于:所述LED亮度 调节电路包括： 型号为MAX16814的LED驱动芯片LEDDR，4路串联LED背光阵列以及共用FPGA控制电路的 FPGA芯片，FPGA芯片内部集成PWM电路，PWM电路连接LED驱动芯片LEDDR，LEDDR芯片连接4路 串联LED阵列； FPGA芯片与LEDDR芯片连接处电路关系为:FPGA芯片的霞歷引脚与LEDDR芯片的If引 脚连接，FPGA芯片的D頂引脚与LEDDR芯片的D頂引脚连接，FPGA芯片的EN引脚与LEDDR芯片 的EN引脚连接； 外接40V_INPUT电源正极通过电流继电器F2接入LEDDR芯片的IN引脚，负极接地； LEDDR芯片的VCC引脚同时接入5.0V电源输入端和电容C16,电容C16另一端接地； LEDDR芯片的RT引脚通过电阻R16接地； LEDDR芯片的I SET引脚通过电阻R17接地； LEDDR芯片的COMP引脚通过串联的电阻R21和电容C17接地； LEDDR芯片的RSDT引脚同时连接电阻R20和电阻R19,电阻R20另一端接地，电阻R19另一 端连接5.0V电压输入端； LEDDR芯片的DRV引脚同时连接电阻R18和电容C18,电容C18另一端接地，电阻R18另一 端连接5.0V电压输入端； LEDDR芯片的OUT 1引脚连接第1路串联LED阵列的反向极； LEDDR芯片的0UT2引脚连接第2路串联LED阵列的反向极； LEDDR芯片的0UT3引脚连接第3路串联LED阵列的反向极； LEDDR芯片的0UT4引脚连接第4路串联LED阵列的反向极； LEDDR芯片的IN引脚同时连接电容C11、电容C13和电感L3,电容C11另一端和电容C13另 一端接地，电感L3另一端同时连接电容C12和电感L4,电容C12另一端接地，电感L4另一端同 时接入LEDDR芯片的NDRV引脚、二极管D2的正向极以及场效应管Q1的门极和漏极，二极管D2 反向极连接并联的4路串联LED阵列的正向极； LEDDR芯片的CS引脚连接电阻R12，电阻R12另一端同时连接场效应管Q1的源极和电阻 R15,电阻R15另一端接地； LEDDR芯片的0VP引脚同时连接电阻R13、电容R14和电容C15,电阻R14和电容C15并联后 另一端接地，电阻R13另一端同时连接二极管D2反向极和电容C14,电容C14另一端接地。
【文档编号】H04N21/485GK205722746SQ201620310684
【公开日】2016年11月23日
【申请日】2016年4月14日
【发明人】王鹏, 邵明磊, 梁超, 景永豪, 王慧, 李琳琳
【申请人】哈尔滨理工大学
